Universidad de Castilla-La Mancha
 
Escuela Superior de Ingeniería Informática

 

  cambiar a curso:   2014-15   2016-17



Trabajo Fin de Grado 2015-16
 Aceleración de codificador de HEVC usando técnicas de softcomputing


Especialidades
Tecnologías de la Información


Tutor
MARTINEZ MARTINEZ, JOSE LUIS
DIAZ HONRUBIA, ANTONIO JESUS


Descripción y Objetivos

HEVC ha sido desarrollado por el JCT-VC para reemplazar a su predecesor, el estándar H.264/AVC. El objetivo principal de HEVC es mejorar significativamente los prestaciones de Rate-Distortion (RD) comparado con H.264/AVC para hacer posible nuevas aplicaciones, como las resoluciones mayores que las de Alta Defición (HD) (como 4K, 3840x2160 píxeles, y 8K, 7680x4320 píxeles). Este seguramente sea el evento más significativo de la compresión de vídeo digital en una década. Con el esfuerzo colaborativo de muchos expertos, HEVC puede proveer aproximadamente el doble de compresión que los estándares hasta ahora usados manteniendo la misma calidad, a costa sin embargo de costes computacionales extremadamente superiores.

Por otro lado, las técnicas de Machine Learning, por ejemplo, nos pueden ayudar a "entender" comportamientos a partir de una gran cantidad de datos. De tal manera que, el uso de estas técnicas puede ayudarnos a modelar mediante reglas o algún modelo matemático/probabilístico el comportamiento del codificador HEVC. La idea reside en si usando todo este conocimiento seríamos capaces de modelar su comportamiento con un algoritmo mucho más sencillo computacionalmente y, por tanto reducir la complejidad del codifidor.

Por tanto, este TFG consistirá en modelar el comportamiento de HEVC con el objetivo de para reducir el proceso de codificación mientras se mantegan unas prestaciones de calidad y compresión aceptables



Metodología y Competencias

Para la realización de este TFG se ha seguido la siguiente metodología:
 

- Fase 1: Estudio del funcionamiento y las características de los estándares a tratar. Esta fase consiste en la lectura de trabajos e investigaciones que explican y detallan los estándares H.264 y sobre todo, HEVC, así como sus diferencias y comparativas con otros estándares.


- Fase 2: Estudio del código. Se procederá a estudiar el código del codificador de HEVC y modificarlo para leer los datos que se usaran en el proceso de Machine Learning

- Fase 3: Modelado del comportamiento usando herramientas de data mining

- Fase 4: Ejecución de las pruebas y escritura de la memoria. Ejecutar todas las pruebas necesarias para obtener las prestaciones. Debido a que estas pruebas necesitaban bastante tiempo para ejecutarse, se comenzará paralelamente la escritura de la memoria.


- Fase 5: Recogida de datos y finalización de la memoria. Una vez finalizadas todas las pruebas, se recogerán  datos y se procesarán para su inclusión de éstas en la memoria. Con los datos preparados, se realizará un análisis de los mismos para obtener las conclusiones para finalizar la memoria.



Medios a utilizar

Todo el equipamiento está disponible en el grupo de investigación RAAP del i3a 



Bibliografía

[1]  ITU-T and ISO/IEC JTC 1: Advanced Video Coding for Generic Audiovisual Services. ITU-T Rec. H.264/AVC and ISO/IEC 14496-10 (including SVC extension). March 2010.

[2]  H. Schwarz, D. Marpe and T. Wiegand, “Overview of the Scalable Video Coding Extension of the H.264/AVC Standard”, IEEE Transactions on Circuits and Systems for Video Technology, vol. 17, n. 9, pp: 1103-1120, September 2007.

[3]  Bross, Benjamin. Han, Woo-Jin. Ohm, Jens-Rainer. Sullivan, Gary J. Wang, Ye-Kui. Wiegand, Thomas. “High efficiency video coding (HEVC) text specification draft 10 (for FDIS & Consent)”. JCTVC-L1003. Enero, 2013



Asignación
El Trabajo Fin de Grado ha sido a asignado a Don/Doña Dalia Bogdan





 

Sindicación  Sindicación  Sindicación  Sindicación

Curso: 2015-16
© Escuela Superior de Ingeniería Informática
Edificio Infante Don Juan Manuel
Avda. de España s/n
02071 Albacete

informatica.ab@uclm.es
aviso legal
generar código QR de la página